Neues Modul: Computer Aided Design for SoCs

Bisher hatte die Veranstaltung „HDL-Lab“ als Voraussetzung die „HDL: Verilog & VHDL“ Vorlesung. Seit dem Sommersemester 2016 ist nun das neue Modul „Computer Aided Design for System on Chips“ 18-ho- 2200 die Grundlage für das HDL-Lab.

Weitere Information auf der Webseite der Veranstalter vom Fachgebiet „Integrierte Elektronische Systeme“ – IES.